”Robei EDA“ 的搜索结果

     串口作为常用的三大低速总线(UART、SPI、IIC)之一,在设计众多通信接口和调试时占有重要地位。但UART和SPI、IIC不同的是,它是异步通信接口,异步通信中的接收方并不知道数据什么时候会到达,所以双方收发端都要有...

     #来自学渣的问候~ ...先用 RobeiEDA 自带的System里的现成模块来讲一下仿真的过程。(官网的视频不知道为啥,声音巨小,我人都没了还是听不清) Testbech文件的创建 打开 Robei EDA 软件 在界面中选择 File 或...

     这个教程只针对集创杯·Robei 杯,这款EDA对于参赛者是免费获取的。 因为被老师抓去参加了今年的全国大学生集成电路创新创业大赛 因为很欢乐的选择了集创赛,和队友选择了Robei 杯,要用到 Robei EDA 这个软件,然后...

     之前还不太会用这个EDA 的时候,我有一种很草(一种植物)的想法,我00就算饿死,就算用纯Verilog来写代码,我也不用这个Robei EDA。现在,真香!(万物皆可真香定律) 不过关于Robei EDA 的妙处,下次再讲(滑稽保命...

     收集了一下,来自Robei 杯比赛QQ群里的提问,还有我自己用这个EDA的时候,遇到的问题。 (学渣留下了悲伤的泪水) 中文路径带来的问题 这是一个众所周知但又经常容易出错的地方。目前我遇到的所有FPGA的软件,...

     之前两个有关 Robei 的博客,都是利用软件里给好的现成模块,做的组合逻辑的仿真,所以这一个,我们尝试用时序逻辑来做一个简单的计数器。 在我学FPGA的时候,入门的第一个Verilog程序,就是点亮流水灯,这个过程...

     一边为了 Robei 杯学习 Robei EDA 软件,想把学习感悟写成博客。感觉很多东西难,难的不是...先用 RobeiEDA 自带的System里的现成模块来讲一下仿真的过程。(官网的视频不知道为啥,声音巨小,我人都没了还是听不清)

     #今天也是咸鱼的一天~ UART是一个很基础的串口通信协议,有人打趣说只要有单片机的地方,就一定有uart。这话不假,不仅很多模块和单片机的通信有...这几天用Robei EDA 给我的一个感想就是,在FPGA的使用设计上,如果...

     一、编码/译码器的module 编码器设计为8线-3线编码器,x为3输入端(wire类型),en为使能端,y为8输出端(reg类型)。译码器为3线-8线译码器,类似于上。 二、测试模块 data为输入激励(reg类型),en为使能端(reg...

     #今天也是咸鱼的一天~(换口头禅了) ...BUT,我在这里必须吐槽一下,Robei比赛的骚操作(别打我),比赛不允许我们使用除了RISC-V 以外的IP核,如果这个在后面真的不做任何改动的话,这就意味着,我没法使用像DD...

     数字电路中加法器是经常用到的一种基本器件,主要用于两个数或者多个数的加和,加法器又分为半加器(half adder)和全加器(full adder)。半加器电路是指对两个输入数据位相加,输出一个结果位和进位,没有进位输入...

     FIFO( First in First out) 使用在需要产生数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因此数据丢失概率不为零。使用 FIFO 可以在两个不同时钟...

RobeiEDA light

标签:   verilog

     一、module与核心代码 swt为四位的开关,led为四位的灯,通过swt来模拟开关的状态。 二、测试module与输入激励 三、输出波形 四、约束文件 在setting窗口可选择FPGA类型,保存编译后可以在view窗口查看code。...

3   
2  
1