串口作为常用的三大低速总线(UART、SPI、IIC)之一,在设计众多通信接口和调试时占有重要地位。但UART和SPI、IIC不同的是,它是异步通信接口,异步通信中的接收方并不知道数据什么时候会到达,所以双方收发端都要有...
串口作为常用的三大低速总线(UART、SPI、IIC)之一,在设计众多通信接口和调试时占有重要地位。但UART和SPI、IIC不同的是,它是异步通信接口,异步通信中的接收方并不知道数据什么时候会到达,所以双方收发端都要有...
【代码】基于Robei EDA--边沿检测电路。
基于Robei EDA工具与FPGA的倒车预警系统设计.pdf
本作品参与极术社区组织的有奖征集|秀出你的集创赛作品风采,免费电子产品等你拿~活动。
这个教程只针对集创杯·Robei 杯,这款EDA对于参赛者是免费获取的。 因为被老师抓去参加了今年的全国大学生集成电路创新创业大赛 因为很欢乐的选择了集创赛,和队友选择了Robei 杯,要用到 Robei EDA 这个软件,然后...
全国大学生电子设计竞赛(National Undergraduate Electronics Design Contest),试题,解决方案及源码。计划或参加电赛的同学可以用来学习提升和参考。程序均是实战案例,经过测试可直接运行。...
收集了一下,来自Robei 杯比赛QQ群里的提问,还有我自己用这个EDA的时候,遇到的问题。 (学渣留下了悲伤的泪水) 中文路径带来的问题 这是一个众所周知但又经常容易出错的地方。目前我遇到的所有FPGA的软件,...
#沐朝露兮以自华,觅大道兮以求成 ...今天介绍一下如何利用 Robei EDA 生成文件,导入vivado中,综合下载到开发板里。拿我一个PWM控制舵机的代码为例。 Robei EDA设置 假设代码模块(model文件)经
#致知穷理,学古探微;立德立言,无问西东。 最近做Robei 的东西,进展一点都不好,sobel边缘检测导出来的显示图像简直要我命,临近期末,又有特别多的课程报告...Robei EDA 有一个问题,就是所有的代码,都是直接开源
六 Robei使用 Ctrl+Z 撤销 Ctrl+Y 恢复撤销 parameter A = 1;宏定义 `define 新建.h文件并将其include 例化 在Verilog中,底层模块的接口不仅可以与顶层模块的端口相连,还可以与顶层模块中的变量、数据...
每次用Robei EDA出问题的时候,我都会怀疑一下到底是我脑子傻了还是EDA脑残了;但是每次等我解决了这个问题,我又觉得是我学傻了才会有这种问题。妙啊~ ————————————正文的分割线——————————...
一边为了 Robei 杯学习 Robei EDA 软件,想把学习感悟写成博客。感觉很多东西难,难的不是...先用 RobeiEDA 自带的System里的现成模块来讲一下仿真的过程。(官网的视频不知道为啥,声音巨小,我人都没了还是听不清)
之前在Robei的赛杯群里,看到有人问关于如何将robei 的文件导入Quartus并下载,Robei在各个教程里,确实也从没有写过关于如何和Quartus联调的教程。趁着这几天刚好在 Altera的板子上写代码,就顺便写个博客,供大家...
一、module与测试module 二、核心代码与输入激励 三、wave波形
Robei EDA 是一个国产的FPGA/芯片设计的一个EDA软件,使用代码混合图形化编程,界面比较简单,而且软件使用方便,电脑资源占用量也不大。是一个非常适合没有接触过FPGA和硬件的学生,初学Verilog和FPGA的时候使用。...
今天来解决Robei EDA使用的时候遇到的问题的解决办法,这个有我自己遇到的,也有别人问我然后我帮着解决的。这几天刚好有学长来找我写代码,要仿真FPGA代码,结果电脑上的Modelsim好死不死出问题了,于是用了Robei ...
#今天也是咸鱼的一天~ UART是一个很基础的串口通信协议,有人打趣说只要有单片机的地方,就一定有uart。这话不假,不仅很多模块和单片机的通信有...这几天用Robei EDA 给我的一个感想就是,在FPGA的使用设计上,如果...
一、编码/译码器的module 编码器设计为8线-3线编码器,x为3输入端(wire类型),en为使能端,y为8输出端(reg类型)。译码器为3线-8线译码器,类似于上。 二、测试模块 data为输入激励(reg类型),en为使能端(reg...
#来自学渣的问候~(老口头禅了) PWM(Pulse Width Modulation)控制——脉冲宽度调制技术,通过对一系列脉冲的宽度进行调制,来等效地获得所需要波形(含形状和幅值)。PWM控制技术在逆变电路中应用最广,应用的...
#今天也是咸鱼的一天~(换口头禅了) ...BUT,我在这里必须吐槽一下,Robei比赛的骚操作(别打我),比赛不允许我们使用除了RISC-V 以外的IP核,如果这个在后面真的不做任何改动的话,这就意味着,我没法使用像DD...
数字电路中加法器是经常用到的一种基本器件,主要用于两个数或者多个数的加和,加法器又分为半加器(half adder)和全加器(full adder)。半加器电路是指对两个输入数据位相加,输出一个结果位和进位,没有进位输入...
#海卑而下,能聚众水;学问笃实,以生光辉。 有的时候,有些问题自己通过查找资料解决,宁愿磨难一下,走点弯路,但收获更深刻的认知;...Robei EDA在使用上会有一个注册码,这个license在获取之后,每一次的
FIFO( First in First out) 使用在需要产生数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因此数据丢失概率不为零。使用 FIFO 可以在两个不同时钟...
本身这个可乐机设计不完整,存在缺陷--状态机!!
一、module与核心代码 swt为四位的开关,led为四位的灯,通过swt来模拟开关的状态。 二、测试module与输入激励 三、输出波形 四、约束文件 在setting窗口可选择FPGA类型,保存编译后可以在view窗口查看code。...
标签: 编辑器
eda工具